【ＧＰＩＯ管理クラス】
ＧＰＩＯの外部割り込みを管理するクラス。ピン指定により管理オブジェクトを生成し、レベルやエッジ指定でピン変化を待つことが出来る。現在のピンの状態、パルス幅などを取得することが可能。
【概要】
|
1 |
static PCInt *create(uint8_t pin); |
ピン管理オブジェクトを生成する。variants.h内のピン定義を指定する。arduinoのピン番号とは異なるので注意すること。
|
1 |
uint8_t wait(PCINT_WAIT mode, int32_t timeout = WAIT_INFINITE); |
指定の待ち方(mode)でピン変化を待つ。レベル指定の場合、既に指定レベルであれば即座に戻ってくる。
タイムアウトをゼロ指定した場合、既に指定の状態であれば現在のピン状態(LOW or HIGH)を返し、ピン変化待ちとなる場合はWAIT_TIMEOUTを返す。タイムアウト値にマイナス指定すると永久に待つ。一つのピンに対し複数のタスクが同時に待つこともできる。
|
1 |
uint8_t value(void); |
現在のピンの状態(LOW or HIGH)を返す。
|
1 |
uint32_t width(uint8_t level); |
直前の指定レベル(LOW or HIGH)のパルス幅をマイクロ秒で返す。
【ソース・コード】
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 |
/* pcint.h - Pin Change Interrupt Function Class Copyright (c) 2021 Sasapea's Lab. All right reserved. This library is free software; you can redistribute it and/or modify it under the terms of the GNU Lesser General Public License as published by the Free Software Foundation; either version 2.1 of the License, or (at your option) any later version. This library is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU Lesser General Public License for more details. You should have received a copy of the GNU Lesser General Public License along with this library; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA */ #ifndef __PCINT_H #define __PCINT_H #include <stdint.h> #include <stdbool.h> typedef enum { PCINT_WAIT_LEVEL_LOW, PCINT_WAIT_LEVEL_HIGH, PCINT_WAIT_EDGE_LOW, PCINT_WAIT_EDGE_HIGH, PCINT_WAIT_EDGE_BOTH, } PCINT_WAIT; class PCInt : public Wait { private: uint8_t _pin; uint8_t _value; uint32_t _start; uint32_t _width[2]; static bool mode_match(TASK_T *task, uint8_t val); static void pin_changed(PCInt **obj, uint8_t val); static void pinx_changed(PCInt **obj, uint8_t val, uint8_t chg); static void intx_vect(PCInt **obj, uint8_t pin); static void pcintx_vect(PCInt **obj, uint8_t *pcx, uint8_t pin, uint8_t msk); static void enable(uint8_t no); friend void intx_vect(PCInt **obj, uint8_t pin); friend void pcintx_vect(PCInt **obj, uint8_t *pcx, uint8_t pin, uint8_t msk); PCInt(uint8_t pin); public: static PCInt *create(uint8_t pin); uint8_t wait(PCINT_WAIT mode, int32_t timeout = WAIT_INFINITE); uint8_t value(void); uint32_t width(uint8_t level); }; #endif |
|
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418 419 420 421 422 423 424 425 426 427 428 429 430 431 432 433 434 435 436 437 438 439 440 441 442 443 444 445 446 447 448 449 450 451 452 453 454 455 456 457 458 459 460 461 462 463 464 465 466 467 468 469 470 471 472 473 474 475 476 477 478 479 480 481 482 483 484 485 486 487 488 489 490 491 492 493 494 495 496 497 498 499 500 501 502 503 504 |
/* pcint.h - Pin Change Interrupt Function Class Copyright (c) 2021 Sasapea's Lab. All right reserved. This library is free software; you can redistribute it and/or modify it under the terms of the GNU Lesser General Public License as published by the Free Software Foundation; either version 2.1 of the License, or (at your option) any later version. This library is distributed in the hope that it will be useful, but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU Lesser General Public License for more details. You should have received a copy of the GNU Lesser General Public License along with this library; if not, write to the Free Software Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA */ #include <stdint.h> #include <stdbool.h> #include <string.h> #include <avr/io.h> #include <avr/pgmspace.h> #include <util/atomic.h> #include "avros.h" #if defined(__AVR_ATmega48__ ) || defined(__AVR_ATmega48A__ ) \ || defined(__AVR_ATmega48PA__ ) || defined(__AVR_ATmega48PB__ ) \ || defined(__AVR_ATmega48P__ ) || defined(__AVR_ATmega88__ ) \ || defined(__AVR_ATmega88A__ ) || defined(__AVR_ATmega88P__ ) \ || defined(__AVR_ATmega88PA__ ) || defined(__AVR_ATmega88PB__ ) \ || defined(__AVR_ATmega168A__ ) || defined(__AVR_ATmega168P__ ) \ || defined(__AVR_ATmega168PA__) || defined(__AVR_ATmega168PB__) \ || defined(__AVR_ATmega328__ ) || defined(__AVR_ATmega328P__ ) #define ATmega328 1 #elif defined(__AVR_ATmega16U4__) || defined(__AVR_ATmega32U4__) #define ATmega32U4 1 #elif defined(__AVR_ATmega640__ ) \ || defined(__AVR_ATmega1280__) || defined(__AVR_ATmega1281__) \ || defined(__AVR_ATmega2560__) || defined(__AVR_ATmega2561__) #define ATmega2560 1 #elif defined(__AVR_ATtiny25__) || defined(__AVR_ATtiny45__) || defined(__AVR_ATtiny85__) #define ATtiny85 1 #elif defined(__AVR_ATtiny261__) || defined(__AVR_ATtiny261A__) \ || defined(__AVR_ATtiny461__) || defined(__AVR_ATtiny461A__) \ || defined(__AVR_ATtiny861__) || defined(__AVR_ATtiny861A__) #define ATtiny861 1 #endif #define lengthof(a) (sizeof(a) / sizeof(a[0])) #define REG(r) _SFR_ADDR(r) typedef struct { uint8_t pin; // GPIO Port Pin uint16_t eicr; // External Interrupt Control Register uint8_t eicr_pos; // External Interrupt Sense Control Bits [GPIO_EISC] uint16_t eimsk; // External Interrupt Mask Register uint8_t eimsk_bit; // External Interrupt Mask Register Bit uint16_t eifr; // External Interrupt Flag Registr uint8_t eifr_bit; // External Interrupt Flag Registr Bit } PCINT_REG; void intx_vect(PCInt **obj, uint8_t pin) { PCInt::intx_vect(obj, pin); } void pcintx_vect(PCInt **obj, uint8_t *pcx, uint8_t pin, uint8_t msk) { PCInt::pcintx_vect(obj, pcx, pin, msk); } #if defined(ATmega328) static const PROGMEM PCINT_REG PCINT_REGS[] = { { GPD2, REG(EICRA), ISC00, REG(EIMSK) , _BV(INT0) , REG(EIFR) , _BV(INTF0) }, { GPD3, REG(EICRA), ISC10, REG(EIMSK) , _BV(INT1) , REG(EIFR) , _BV(INTF1) }, // 2 { GPB0, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT0) , REG(PCIFR), _BV(PCIF0) }, { GPB1, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT1) , REG(PCIFR), _BV(PCIF0) }, { GPB2, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT2) , REG(PCIFR), _BV(PCIF0) }, { GPB3, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT3) , REG(PCIFR), _BV(PCIF0) }, { GPB4, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT4) , REG(PCIFR), _BV(PCIF0) }, { GPB5, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT5) , REG(PCIFR), _BV(PCIF0) }, { GPB6, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT6) , REG(PCIFR), _BV(PCIF0) }, { GPB7, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT7) , REG(PCIFR), _BV(PCIF0) }, // 10 { GPC0, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT8) , REG(PCIFR), _BV(PCIF1) }, { GPC1, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT9) , REG(PCIFR), _BV(PCIF1) }, { GPC2, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT10), REG(PCIFR), _BV(PCIF1) }, { GPC3, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT11), REG(PCIFR), _BV(PCIF1) }, { GPC4, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT12), REG(PCIFR), _BV(PCIF1) }, { GPC5, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT13), REG(PCIFR), _BV(PCIF1) }, { GPC6, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT14), REG(PCIFR), _BV(PCIF1) }, // 17 { GPD0, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT16), REG(PCIFR), _BV(PCIF2) }, { GPD1, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT17), REG(PCIFR), _BV(PCIF2) }, { GPD2, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT18), REG(PCIFR), _BV(PCIF2) }, { GPD3, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT19), REG(PCIFR), _BV(PCIF2) }, { GPD4, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT20), REG(PCIFR), _BV(PCIF2) }, { GPD5, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT21), REG(PCIFR), _BV(PCIF2) }, { GPD6, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT22), REG(PCIFR), _BV(PCIF2) }, { GPD7, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT23), REG(PCIFR), _BV(PCIF2) }, }; static PCInt *pcobjs[lengthof(PCINT_REGS)]; static uint8_t pcints[(lengthof(PCINT_REGS) - 2 + 7) / 8]; ISR(INT0_vect) { intx_vect(&pcobjs[0], GPD2); } ISR(INT1_vect) { intx_vect(&pcobjs[1], GPD3); } ISR(PCINT0_vect) { pcintx_vect(&pcobjs[2], &pcints[0], GPB0, PCMSK0); } ISR(PCINT1_vect) { pcintx_vect(&pcobjs[10], &pcints[1], GPC0, PCMSK1); } ISR(PCINT2_vect) { pcintx_vect(&pcobjs[17], &pcints[2], GPD0, PCMSK2); } #elif defined(ATmega32U4) static const PROGMEM PCINT_REG PCINT_REGS[] = { { GPD0, REG(EICRA), ISC00, REG(EIMSK) , _BV(INT0) , REG(EIFR ), _BV(INTF0) }, { GPD1, REG(EICRA), ISC10, REG(EIMSK) , _BV(INT1) , REG(EIFR ), _BV(INTF1) }, { GPD2, REG(EICRA), ISC20, REG(EIMSK) , _BV(INT2) , REG(EIFR ), _BV(INTF2) }, { GPD3, REG(EICRA), ISC30, REG(EIMSK) , _BV(INT3) , REG(EIFR ), _BV(INTF3) }, { GPE6, REG(EICRB), ISC60, REG(EIMSK) , _BV(INT6) , REG(EIFR ), _BV(INTF6) }, // 5 { GPB0, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT0) , REG(PCIFR), _BV(PCIF0) }, { GPB1, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT1) , REG(PCIFR), _BV(PCIF0) }, { GPB2, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT2) , REG(PCIFR), _BV(PCIF0) }, { GPB3, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT3) , REG(PCIFR), _BV(PCIF0) }, { GPB4, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT4) , REG(PCIFR), _BV(PCIF0) }, { GPB5, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT5) , REG(PCIFR), _BV(PCIF0) }, { GPB6, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT6) , REG(PCIFR), _BV(PCIF0) }, { GPB7, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT7) , REG(PCIFR), _BV(PCIF0) }, }; static PCInt *pcobjs[lengthof(PCINT_REGS)]; static uint8_t pcints[(lengthof(PCINT_REGS) - 5 + 7) / 8]; ISR(INT0_vect) { intx_vect(&pcobjs[0], GPD0); } ISR(INT1_vect) { intx_vect(&pcobjs[1], GPD1); } ISR(INT2_vect) { intx_vect(&pcobjs[2], GPD2); } ISR(INT3_vect) { intx_vect(&pcobjs[3], GPD3); } ISR(INT6_vect) { intx_vect(&pcobjs[4], GPE6); } ISR(PCINT0_vect) { pcintx_vect(&pcobjs[5], &pcints[0], GPB0, PCMSK0); } #elif defined(ATmega2560) static const PROGMEM PCINT_REG PCINT_REGS[] = { { GPD0, REG(EICRA), ISC00, REG(EIMSK) , _BV(INT0) , REG(EIFR) , _BV(INTF0) }, { GPD1, REG(EICRA), ISC10, REG(EIMSK) , _BV(INT1) , REG(EIFR) , _BV(INTF1) }, { GPD2, REG(EICRA), ISC20, REG(EIMSK) , _BV(INT2) , REG(EIFR) , _BV(INTF2) }, { GPD3, REG(EICRA), ISC30, REG(EIMSK) , _BV(INT3) , REG(EIFR) , _BV(INTF3) }, { GPE4, REG(EICRB), ISC40, REG(EIMSK) , _BV(INT4) , REG(EIFR) , _BV(INTF4) }, { GPE5, REG(EICRB), ISC50, REG(EIMSK) , _BV(INT5) , REG(EIFR) , _BV(INTF5) }, { GPE6, REG(EICRB), ISC60, REG(EIMSK) , _BV(INT6) , REG(EIFR) , _BV(INTF6) }, { GPE7, REG(EICRB), ISC70, REG(EIMSK) , _BV(INT7) , REG(EIFR) , _BV(INTF7) }, // 8 { GPB0, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT0) , REG(PCIFR), _BV(PCIF0) }, { GPB1, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT1) , REG(PCIFR), _BV(PCIF0) }, { GPB2, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT2) , REG(PCIFR), _BV(PCIF0) }, { GPB3, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT3) , REG(PCIFR), _BV(PCIF0) }, { GPB4, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT4) , REG(PCIFR), _BV(PCIF0) }, { GPB5, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT5) , REG(PCIFR), _BV(PCIF0) }, { GPB6, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT6) , REG(PCIFR), _BV(PCIF0) }, { GPB7, REG(PCICR), PCIE0, REG(PCMSK0), _BV(PCINT7) , REG(PCIFR), _BV(PCIF0) }, // 16 { GPE0, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT8) , REG(PCIFR), _BV(PCIF1) }, { GPJ0, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT9) , REG(PCIFR), _BV(PCIF1) }, { GPJ1, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT10), REG(PCIFR), _BV(PCIF1) }, { GPJ2, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT11), REG(PCIFR), _BV(PCIF1) }, { GPJ3, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT12), REG(PCIFR), _BV(PCIF1) }, { GPJ4, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT13), REG(PCIFR), _BV(PCIF1) }, { GPJ5, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT14), REG(PCIFR), _BV(PCIF1) }, { GPJ6, REG(PCICR), PCIE1, REG(PCMSK1), _BV(PCINT15), REG(PCIFR), _BV(PCIF1) }, // 24 #if defined(PCINT2_vect) { GPK0, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT16), REG(PCIFR), _BV(PCIF2) }, { GPK1, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT17), REG(PCIFR), _BV(PCIF2) }, { GPK2, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT18), REG(PCIFR), _BV(PCIF2) }, { GPK3, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT19), REG(PCIFR), _BV(PCIF2) }, { GPK4, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT20), REG(PCIFR), _BV(PCIF2) }, { GPK5, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT21), REG(PCIFR), _BV(PCIF2) }, { GPK6, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT22), REG(PCIFR), _BV(PCIF2) }, { GPK7, REG(PCICR), PCIE2, REG(PCMSK2), _BV(PCINT23), REG(PCIFR), _BV(PCIF2) }, #endif }; static PCInt *pcobjs[lengthof(PCINT_REGS)]; static uint8_t pcints[(lengthof(PCINT_REGS) - 8 + 7) / 8]; ISR(INT0_vect) { intx_vect(&pcobjs[0], GPD0); } ISR(INT1_vect) { intx_vect(&pcobjs[1], GPD1); } ISR(INT2_vect) { intx_vect(&pcobjs[2], GPD2); } ISR(INT3_vect) { intx_vect(&pcobjs[3], GPD3); } ISR(INT4_vect) { intx_vect(&pcobjs[4], GPD4); } ISR(INT5_vect) { intx_vect(&pcobjs[5], GPD5); } ISR(INT6_vect) { intx_vect(&pcobjs[6], GPD6); } ISR(INT7_vect) { intx_vect(&pcobjs[7], GPD7); } ISR(PCINT0_vect) { pcintx_vect(&pcobjs[8], &pcints[0], GPB0, PCMSK0); } ISR(PCINT1_vect) { pcintx_vect(&pcobjs[16], &pcints[1], GPE0, PCMSK1); } #if defined(PCINT2_vect) ISR(PCINT2_vect) { pcintx_vect(&pcobjs[24], &pcints[2], GPK0, PCMSK2); } #endif #elif defined(ATtiny85) static const PROGMEM PCINT_REG PCINT_REGS[] = { { GPB2, REG(MCUCR), ISC00, REG(GIMSK) , _BV(INT0) , REG(GIFR) , _BV(INTF0) }, // 1 { GPB0, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT0) , REG(GIFR) , _BV(PCIF) }, { GPB1, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT1) , REG(GIFR) , _BV(PCIF) }, { GPB2, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT2) , REG(GIFR) , _BV(PCIF) }, { GPB3, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT3) , REG(GIFR) , _BV(PCIF) }, { GPB4, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT4) , REG(GIFR) , _BV(PCIF) }, { GPB5, REG(GIMSK), PCIE , REG(PCMSK) , _BV(PCINT5) , REG(GIFR) , _BV(PCIF) }, }; static PCInt *pcobjs[lengthof(PCINT_REGS)]; static uint8_t pcints[(lengthof(PCINT_REGS) - 1 + 7) / 8]; ISR(INT0_vect) { intx_vect(&pcobjs[0], GPB2); } ISR(PCINT0_vect) { pcintx_vect(&pcobjs[1], &pcints[0], GPB0, PCMSK); } #elif defined(ATtiny861) static const PROGMEM PCINT_REG PCINT_REGS[] = { { GPB6, REG(MCUCR), ISC00, REG(GIMSK) , _BV(INT0) , REG(GIFR) , _BV(INTF0) }, // INT0/INT1 Interrupt Sense Control Shared. { GPA2, REG(MCUCR), ISC00, REG(GIMSK) , _BV(INT1) , REG(GIFR) , _BV(INTF1) }, // // 2 { GPA0, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT0) , REG(GIFR) , _BV(PCIF) }, { GPA1, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT1) , REG(GIFR) , _BV(PCIF) }, { GPA2, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT2) , REG(GIFR) , _BV(PCIF) }, { GPA3, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT3) , REG(GIFR) , _BV(PCIF) }, { GPA4, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT4) , REG(GIFR) , _BV(PCIF) }, { GPA5, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT5) , REG(GIFR) , _BV(PCIF) }, { GPA6, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT6) , REG(GIFR) , _BV(PCIF) }, { GPA7, REG(GIMSK), PCIE0, REG(PCMSK0), _BV(PCINT7) , REG(GIFR) , _BV(PCIF) }, // 10 { GPB0, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT8) , REG(GIFR) , _BV(PCIF) }, { GPB1, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT9) , REG(GIFR) , _BV(PCIF) }, { GPB2, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT10), REG(GIFR) , _BV(PCIF) }, { GPB3, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT11), REG(GIFR) , _BV(PCIF) }, { GPB4, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT12), REG(GIFR) , _BV(PCIF) }, { GPB5, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT13), REG(GIFR) , _BV(PCIF) }, { GPB6, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT14), REG(GIFR) , _BV(PCIF) }, { GPB7, REG(GIMSK), PCIE1, REG(PCMSK1), _BV(PCINT15), REG(GIFR) , _BV(PCIF) }, }; static PCInt *pcobjs[lengthof(PCINT_REGS)]; static uint8_t pcints[(lengthof(PCINT_REGS) - 2 + 7) / 8]; ISR(INT0_vect) { intx_vect(&pcobjs[0], GPB6); } ISR(INT1_vect) { intx_vect(&pcobjs[1], GPA2); } ISR(PCINT0_vect) { if (PCMSK0) pcintx_vect(&pcobjs[2], &pcints[0], GPA0, PCMSK0); if (PCMSK1) pcintx_vect(&pcobjs[10], &pcints[1], GPB0, PCMSK1); } #endif PCInt::PCInt(uint8_t pin) { _pin = pin; _value = IOPORT::digitalRead(pin); _start = Timer::micros(); } bool PCInt::mode_match(TASK_T *task, uint8_t val) { if ((task->wcode == PCINT_WAIT_EDGE_BOTH) || ((task->wcode & 1) == val)) { Wait::wakeup(task, val); return true; } return false; } void PCInt::pin_changed(PCInt **obj, uint8_t val) { PCInt *p = *obj; if (p) { uint32_t t = Timer::micros() - p->_start; *(val ? &p->_width[LOW] : &p->_width[HIGH]) = t; p->_start += t; p->_value = val; p->_queue.removeMatch<uint8_t>(mode_match, val); } } void PCInt::pinx_changed(PCInt **obj, uint8_t val, uint8_t chg) { while (chg) { if (chg & 1) pin_changed(obj, val & 1); ++obj; chg >>= 1; val >>= 1; } } void PCInt::intx_vect(PCInt **obj, uint8_t pin) { pin_changed(obj, IOPORT::digitalRead(pin)); Task::switching(); } void PCInt::pcintx_vect(PCInt **obj, uint8_t *pcx, uint8_t pin, uint8_t msk) { uint8_t chg, val; #if defined(ATmega2560) if (pin == GPE0) { val = (PINE & 1) | (PINJ << 1); chg = (*pcx ^ val) & msk; *pcx = val; if (chg & 1) pin_changed(obj, val & 1); if (chg & ~1) pinx_changed(obj + 1, val >> 1, chg >> 1); } else #endif { val = IOPORT_INREG(pin); chg = (*pcx ^ val) & msk; *pcx = val; pinx_changed(obj, val, chg); } Task::switching(); } void PCInt::enable(uint8_t no) { PCINT_REG reg; memcpy_P(®, &PCINT_REGS[no], sizeof(reg)); memset(pcints, 0, sizeof(pcints)); uint8_t msk = 1; if (reg.eimsk == pgm_read_byte(&PCINT_REGS[0].eimsk)) msk = 3; _MMIO_BYTE(reg.eicr) = (_MMIO_BYTE(reg.eicr) & ~(msk << reg.eicr_pos)) | _BV(reg.eicr_pos); _MMIO_BYTE(reg.eifr) |= reg.eifr_bit; _MMIO_BYTE(reg.eimsk) |= reg.eimsk_bit; } PCInt *PCInt::create(uint8_t pin) { ATOMIC_BLOCK(ATOMIC_RESTORESTATE) { for (uint8_t i = 0; i < sizeof(PCINT_REGS) / sizeof(PCINT_REGS[0]); ++i) { if (pgm_read_byte(&PCINT_REGS[i].pin) == pin) { PCInt **ppobj = &pcobjs[i]; if (*ppobj == nullptr) { *ppobj = new PCInt(pin); if (*ppobj) { enable(i); return *ppobj; } } } } } return nullptr; } uint8_t PCInt::wait(PCINT_WAIT mode, int32_t timeout) { uint8_t rv = WAIT_TIMEOUT; if ((mode <= PCINT_WAIT_LEVEL_HIGH) && (mode == _value)) rv = _value; else if (timeout) { ATOMIC_BLOCK(ATOMIC_RESTORESTATE) rv = Wait::sleep(timeout, mode); } return rv; } uint8_t PCInt::value(void) { return _value; } uint32_t PCInt::width(uint8_t level) { uint32_t rv; ATOMIC_BLOCK(ATOMIC_RESTORESTATE) rv = _width[level ? 1 : 0]; return rv; } |
【関連する投稿】
理想のＲＴＯＳを自作する (1)
理想のＲＴＯＳを自作する (2)
理想のＲＴＯＳを自作する (3)
理想のＲＴＯＳを自作する (4)
理想のＲＴＯＳを自作する (5)
理想のＲＴＯＳを自作する (6)
理想のＲＴＯＳを自作する (7)
理想のＲＴＯＳを自作する (8)
理想のＲＴＯＳを自作する (9)
理想のＲＴＯＳを自作する (10)
理想のＲＴＯＳを自作する (11)